Universidad de San Carlos de Guatemala

Facultad de Ingeniería

Escuela de Ciencias y Sistemas

Laboratorio de Organización Computacional

Sección C



PRACTICA 2: LogicCalc

Grupo 7	
Nombre	**Carnet**
Brandon Otoniel Poitán Gálvez	202300404
Luis Fernando Orive Perez	202100262
Brandón Adán González Oliva	202307694
Marcos Aarón Toledo Álvarez	202200013
Douglas Xavier Santiago Soto Mejía	202201502

Indice

Contenido

Indice 2
Introduccion 3
Objetivos 3
Modulo potencia cubica 4
Multiplicación 11
Potencia 12
Protoboard 13
Placas 13
Presupuesto 14
Aportes 14
Equipo utilizado 15
Conclusiones 18

Introduccion

El presente documento detalla el proceso de diseño, desarrollo e implementación del proyecto "LogicCalc", una calculadora digital basada en los principios de la lógica binaria y combinacional. Este trabajo se realizó como parte de la práctica para el curso de Organización Computacional. El objetivo principal del proyecto fue construir una Unidad Aritmética Lógica (ALU) funcional, capaz de procesar datos binarios sin utilizar elementos de memoria o lógica secuencial. Para lograrlo, se exploraron y aplicaron los siguientes temas fundamentales:

• Operaciones Aritméticas Binarias: Se implementaron funciones de suma, resta, multiplicación y potenciación, manejando conceptos clave como el acarreo (carry) y el complemento a dos para números negativos.

• Operaciones Lógicas a Nivel de Bit: Se desarrollaron las operaciones lógicas.

La construcción del circuito se basó exclusivamente en el uso de componentes de lógica combinacional, entre los que destacan los siguientes circuitos integrados y dispositivos:

• Compuertas Lógicas Básicas: AND (7408), OR (7432), NOT (7404) y XOR (7486).

• Circuitos Combinacionales Avanzados: Sumadores (7483), Comparadores (7485), Multiplexores (74157) y Demultiplexores (74138).

• Decodificadores: Decodificadores de BCD a 7 segmentos (7447/7448) para la visualización de resultados.

A lo largo de este informe, se explicará en detalle la arquitectura de la ALU, el diseño de cada una de sus unidades funcionales y el resultado final obtenido en la simulación.

Objetivos

General

Construir una Unidad Aritmética Lógica Básica (ALU).

Especifico

1. Aprender el funcionamiento de Multiplexores, Demultiplexores, Comparadores y Decodificadores.

2. Construir un diseño óptimo, logrando utilizar la menor cantidad de dispositivos.
3. Aprender el funcionamiento de Operaciones Lógicas, Aritméticas y Comparativas con números binarios.

Modulo potencia cubica

Tabla de verdad

$f(x) = x^2$		Entradas				Decoder 7448 (Decenas)				Decoder 7448 (Unidades)			
x	f(x)	A3	A2	A1	A0	Dd	Cd	Bd	Ad	Du	Cu	Bu	Au
0	0	0	0	0	0	0	0	0	0	0	0	0	0
1	1	0	0	0	1	0	0	0	0	0	0	0	1
2	4	0	0	1	0	0	0	0	0	0	1	0	0
3	9	0	0	1	1	0	0	0	0	1	0	0	1
4	16	0	1	0	0	0	0	0	1	0	1	1	0
5	25	0	1	0	1	0	0	1	0	0	1	0	1
6	36	0	1	1	0	0	0	1	1	0	1	1	0
7	49	0	1	1	1	0	1	0	0	1	0	0	1
8	64	1	0	0	0	0	1	1	0	0	1	0	0
9	81	1	0	0	1	1	0	0	0	0	0	0	1
10	...	1	0	1	0	X	X	X	X	X	X	X	X
11	...	1	0	1	1	X	X	X	X	X	X	X	X
12	...	1	1	0	0	X	X	X	X	X	X	X	X
13	...	1	1	0	1	X	X	X	X	X	X	X	X
14	...	1	1	1	0	X	X	X	X	X	X	X	X
15	...	1	1	1	1	X	X	X	X	X	X	X	X

Decoder de las Decenas

Mapa de Karnaugh

A3A2/A1A0	00	01	11	10
00	0	0	0	0
01	0	0	0	0
11	X	X	X	X
10	0	1	X	X

Ecuación Booleana

$$Dd = A3 \cdot A0$$

Mapa de Karnaugh

A3A2/A1A0	00	01	11	10
00	0	0	0	0
01	0	0	1	0
11	X	X	X	X
10	1	0	X	X

Ecuación Booleana

$$Cd = A3 \cdot \bar{A}0 + A2 \cdot A1 \cdot A0$$

Mapa de Karnaugh

A3A2/A1A0	00	01	11	10
00	0	0	0	0
01	0	1	0	1
11	X	X	X	X
10	1	0	X	X

Ecuación Booleana

$$Bd = A3 \cdot \bar{A}0 + A2 \cdot \bar{A}1 \cdot A0 + A2 \cdot A1 \cdot \bar{A}0$$

Mapa de Karnaugh

A3A2/A1A0	00	01	11	10
00	0	0	0	0
01	1	0	0	1

11	X	X	X	X
10	0	0	X	X

Ecuación Booleana

$$Ad = A2 \cdot \bar{A}0$$

Decoder de las Unidades

Mapa de Karnaugh

A3A2/A1A0	00	01	11	10
00	0	0	**1**	0
01	0	0	**1**	0
11	X	X	X	X
10	0	0	X	X

Ecuación Booleana

$$Du = A1 \cdot A0$$

Mapa de Karnaugh

A3A2/A1A0	00	01	11	10
00	0	0	0	**1**
01	**1**	**1**	0	**1**
11	X	X	X	X
10	**1**	0	X	X

Ecuación Booleana

$$Cu = A1 \cdot \bar{A}0 + A2 \cdot \bar{A}1 + A3 \cdot \bar{A}0$$

Mapa de Karnaugh

A3A2/A1A0	00	01	11	10
00	0	0	0	0
01	**1**	0	0	**1**
11	X	X	X	X
10	0	0	X	X

Ecuación Booleana

$$Bu = A2 \cdot \bar{A}0$$

Mapa de Karnaugh

A3A2/A1A0	00	01	11	10
00	0	1	1	0
01	0	1	1	0
11	X	X	X	X
10	0	1	X	X

Ecuación Booleana

$$Au = A0$$

Módulo Potencia Cúbica

Tabla de verdad

Rango evaluado: x = 0 a x = 3 (0, 1, 8 y 27). Para x = 4 a 15 se utilizan condiciones X (don't care).

f(x) = x^3		Entradas				Decoder 7448 (Decenas)				Decoder 7448 (Unidades)			
x	f(x)	A3	A2	A1	A0	Dd	Cd	Bd	Ad	Du	Cu	Bu	Au
0	0	0	0	0	0	0	0	0	0	0	0	0	0
1	1	0	0	0	1	0	0	0	0	0	0	0	1
2	8	0	0	1	0	0	0	0	0	1	0	0	0
3	27	0	0	1	1	0	0	1	0	0	1	1	1
4	...	0	1	0	0	X	X	X	X	X	X	X	X
5	...	0	1	0	1	X	X	X	X	X	X	X	X
6	...	0	1	1	0	X	X	X	X	X	X	X	X
7	...	0	1	1	1	X	X	X	X	X	X	X	X
8	...	1	0	0	0	X	X	X	X	X	X	X	X
9	...	1	0	0	1	X	X	X	X	X	X	X	X
10	...	1	0	1	0	X	X	X	X	X	X	X	X
11	...	1	0	1	1	X	X	X	X	X	X	X	X
12	...	1	1	0	0	X	X	X	X	X	X	X	X
13	...	1	1	0	1	X	X	X	X	X	X	X	X
14	...	1	1	1	0	X	X	X	X	X	X	X	X
15	...	1	1	1	1	X	X	X	X	X	X	X	X

Decoder de las Decenas

Mapa de Karnaugh

A3A2/A1A0	00	01	11	10
00	0	0	0	0
01	X	X	X	X
11	X	X	X	X
10	X	X	X	X

Ecuación Booleana

$$Dd = 0$$

Mapa de Karnaugh

A3A2/A1A0	00	01	11	10
00	0	0	0	0
01	X	X	X	X
11	X	X	X	X
10	X	X	X	X

Ecuación Booleana

$$Cd = 0$$

Mapa de Karnaugh

A3A2/A1A0	00	01	11	10
00	0	0	**1**	0
01	X	X	X	X
11	X	X	X	X
10	X	X	X	X

Ecuación Booleana

$$Bd = A1 \cdot A0$$

Mapa de Karnaugh

A3A2/A1A0	00	01	11	10
00	0	0	0	0

01	X	X	X	X
11	X	X	X	X
10	X	X	X	X

Ecuación Booleana

$$Ad = 0$$

Decoder para las unidades

Mapa de Karnaugh

A3A2/A1A0	00	01	11	10
00	0	0	0	**1**
01	X	X	X	X
11	X	X	X	X
10	X	X	X	X

Ecuación Booleana

$$Du = A1 \cdot \bar{A}0$$

Mapa de Karnaugh

A3A2/A1A0	00	01	11	10
00	0	0	**1**	0
01	X	X	X	X
11	X	X	X	X
10	X	X	X	X

Ecuación Booleana

$$Cu = A1 \cdot A0$$

Mapa de Karnaugh

A3A2/A1A0	00	01	11	10
00	0	0	**1**	0
01	X	X	X	X
11	X	X	X	X
10	X	X	X	X

Ecuación Booleana

$$Bu = A1 \cdot A0$$

Mapa de Karnaugh

A3A2/A1A0	00	01	11	10
00	0	**1**	**1**	0
01	X	X	X	X
11	X	X	X	X
10	X	X	X	X

Ecuación Booleana

$$Au = A0$$

Indicadores visuales

La señal de control C permite identificar la unidad activa. Cuando C = 0 se encuentra activa la unidad aritmética y cuando C = 1 se encuentra activa la unidad lógica.

C	Unidad activa	LED azul	LED amarillo
0	Aritmética	1	0
1	Lógica	0	1

Ecuaciones booleanas


$$\textbf{\textit{LED Azul}} = \overline{C}$$

$$\textbf{\textit{LED Amarillo}} = C$$


De esta forma, ambos indicadores son mutuamente excluyentes: al encenderse uno, el otro permanece apagado.

Implementación simplificada con compuertas

La implementación utiliza dos inversores del 74LS04. La primera compuerta genera $\overline{C}$ y controla el LED amarillo mediante una conexión activa en bajo. La segunda compuerta vuelve a invertir la señal, obteniendo C, y controla el LED azul. De esta manera se conservan las funciones LED Amarillo = C y LED Azul = $\overline{C}$ usando solamente dos compuertas NOT.




C = 0: unidad aritmética activa, LED azul encendido.





C = 1: unidad lógica activa, LED amarillo encendido.

Multiplicación



Potencia


CUADRATICA
U81:A
U81:B
U82:A
U86:A
U82:B
U83:A
U82:C
U82:D
U83:B
U84:A
U84:B
U84:C
U84:D
U83:C
U85:A
U83:D
U85:B
U85:C



Protoboard

Ver imágenes*

Placas

Diagramas

Presupuesto

Objeto	Unidades	Precio(Q)	Total(Q)
Protoboards*	9	00	
Cable de Protoboard	40(metros)	64.00	64.00
XOR	7	16.00	112.00
AND	5	10.00	50.00
OR	5	5.00	25.00
LED AZUL	3	3.00	9.00
LED ROJO	8	3.00	24.00
LED AMARILLO	3	3.00	9.00
DIP Swtich 4. pos	3	11.00	33.00
Cables Dupont	8	1.00	8.00
Resistencias (100k)	3	3.00	9.00
Multiplex OR	2	7.00	14.00
Comparador 74LS85	2	11.00	22.00
Sumador 74LS83	2	15.00	30.00
Impresión/papel	1	15.00	15.00
Placa Cobre	1	22.00	22.00
Acido Ferrico	1	30.00	30.00
Lija	1	3.00	3.00
Estaño	00	0	0
Total			479.00

*El grupo ya contaba con Protoboards

160

Aportes

- **Brandon Otoniel Poitán Gálvez:**
  Realizacion de Potencia
- **Luis Fernando Orive Perez:**
  Realización de la Suma en placa para Soldadura y relaizacion de presupuesto,
- **Brandón Adán González Oliva:**

  Realizacion de la multiplicacion.

- **Marcos Aarón Toledo Álvarez:**

Realizacion de Mapas de karnaugh y de suma en protoboard.

- **Douglas Xavier Santiago Soto Mejia:**
  Realizacion de la resta y Documentacion.

Equipo utilizado

Ácido Férrico 
Multímetro 
Cautín



Plancha




Resistencias




Cables Jumper Macho-Macho



Compuertas



Dip Switch 
Protoboard 
LEDS 

Conclusiones

El desarrollo de LogicCalc permitió comprobar de manera práctica la aplicación de los conceptos estudiados sobre lógica digital y circuitos combinacionales. La construcción de la ALU permitió integrar diferentes operaciones en un mismo sistema y observar directamente el funcionamiento de cada etapa.

Durante el proyecto se reforzó el uso de herramientas de diseño como tablas de verdad, mapas de Karnaugh y compuertas lógicas, las cuales fueron fundamentales para simplificar y comprobar el comportamiento de los circuitos antes de realizar el montaje físico.

El montaje físico permitió comprobar que el diseño teórico correspondía con el comportamiento esperado, además de evidenciar la importancia de realizar correctamente las conexiones, la alimentación de los circuitos integrados y la verificación de cada módulo antes de integrar todo el sistema.

En general, el proyecto permitió consolidar los conocimientos de lógica combinacional y organización de sistemas digitales, demostrando cómo diferentes circuitos y componentes pueden integrarse para construir un sistema funcional capaz de realizar operaciones y mostrar sus resultados de forma comprensible.